

บททดลองที่ 7 การทดลองวงจรฟลิป-ฟล็อป (Flip-Flop) ตอนที่ 1

วัตถุประสงค์

1. เพื่อศึกษาคุณสมบัติของ Flip-Flop (FF) แบบต่างๆ
2. เพื่อทดสอบคุณลักษณะในการทำงานของ FF แบบต่างๆ

ทฤษฎีย่อ

Flip-Flop (FF) เป็นอุปกรณ์หนึ่งในวงจร Multivibrator โดยเป็นลักษณะวงจรแบบ Bistable คือมี Output คงที่อยู่ 2 สถานะ กล่าวหากใน Output ในสถานะปัจจุบันมีค่าเป็น “1” เมื่อ FF ได้รับการ Triggered อีกครั้ง ซึ่งหากนักศึกษาสังเกตจะพบว่า วงจร FF นั้นสามารถจะคงไว้ซึ่ง Output ให้มีค่าเป็น “0” หรือ “1” ได้จนกระทั่งมีข้อมูลค่าใหม่ (Trigger) ถูกป้อนเข้ามาทาง Input ของ FF

จากหลักการข้างต้นเราพบว่าวงจร FF สามารถใช้ในการเก็บข้อมูลทาง Digital ที่มีขนาด 1 bit ได้ บางครั้งเราจึงเรียก FF ว่าเป็น Storage Device หรือ Storage Register (หมายเหตุ : Register คือ หน่วยความจำ เช่น RAM แต่แตกต่างกันที่ว่ามีขนาดเล็กกว่า RAM มาก (จำนวน bytes) โดยจะมีขนาดเพียง 8 bits ถึง 32 bits ในแต่ละ word ในขณะที่ RAM มีขนาดสูงถึง 1MB ขึ้นไป และ Register ส่วนใหญ่จะอยู่ภายใน CPU หรือ Microprocessor มิได้อยู่เป็นอุปกรณ์ภายนอกเหมือน RAM)

ในทางปฏิบัติเราใช้ FF กันอย่างกว้างขวางในอุปกรณ์หรือวงจรทางด้าน Digital เช่น วงจรนับ เพื่อนับจำนวน Pulse ที่ป้อนเข้าสู่ระบบ, ใช้เป็น Register เพื่อเก็บข้อมูลในรูปของเลข Binary ซึ่ง FF หนึ่งตัวสามารถเก็บข้อมูลได้ 1 bit และเมื่อนำ FF หลายตัวมารวมกันเข้าเราก็จะได้วงจรของ RAM แบบง่ายๆ เกิดขึ้น เป็นต้น

สำหรับบทการทดลองนี้จะถูกแบ่งออกเป็น 2 ตอนดังนี้

ตอนที่ 1 (บททดลองที่ 7) ทำการศึกษาถึงเรื่อง

- NAND Gate SR Flip-Flop
- Clocked SR Flip-Flop
- การสร้าง T Flip-Flop จาก SR Flip-Flop
- NAND Gate D Flip-Flop
- IC สำเร็จรูป D Flip-Flop (IC 7474)

ตอนที่ 2 (บททดลองที่ 8) ทำการศึกษาถึงเรื่อง

- การดัดแปลง D Flip-Flop เป็น T Flip-Flop
- JK Flip-Flop
- IC สำเร็จรูป JK Flip-Flop (IC 7476)
- การดัดแปลง JK Flip-Flop เป็น T Flip-Flop
- Master and Slave JK Flip-Flop
- Octal Transparent Latch IC 74373

อุปกรณ์ที่ใช้ในการทดลอง

- IC 7400 2 ตัว, IC 7474 1 ตัว

7.1 ทดสอบคุณลักษณะของ SR FF แบบมี Clocked

ในหัวข้อนี้เราจะทำการดัดแปลง SR Flip-Flop จากหัวข้อที่แล้วโดยการเพิ่มขา Clock (CLK) ทางด้าน Input มาอีก 1 ขา ซึ่งสามารถจะเขียนสัญลักษณ์ได้ดังรูปที่ 7.1




Figure 7.1 Clocked SR Flip-Flop

ให้นักศึกษาทำการศึกษาถึงความสัมพันธ์ของขาสัญญาณ Clock ที่เพิ่มขึ้นมา และนำมาเปรียบเทียบกับ SR Flip-Flop แบบธรรมดา ซึ่งประโยชน์ของ SR Flip-Flop แบบมี Clock นั้นจะใช้ในการทำ Synchronous ระหว่าง SR Flip-Flop หลายๆ ตัว โดยสัญญาณ Clock จะเป็นตัวกำหนดว่าให้ SR Flip-Flop ตัวใดทำงาน

- ทำการทดลองโดยต่อวงจรดังรูปที่ 7.2




Figure 7.2 วงจร Clocked SR FF

- ดำเนินการทดสอบคุณลักษณะของวงจรดังกล่าวโดยทำการป้อน Input ที่ขา S, R และ C_p ตามตาราง 7.1
- โดยใช้ปุ่ม Switch แทนสัญญาณนาฬิกา (C_p)
- ตรวจสอบ Output ที่ได้ แล้วทำการบันทึกลงในตารางที่ 7.1

Input		Clock	Output	
S	R	C_p	Q	$\bar{Q}$
0	0	↑		
0	1	↑		
1	0	↑		
1	1	↑		
d	d	0		

Table 7.1

7.2 ทดสอบคุณลักษณะของ D Flip-Flop

D Flip-Flop เป็น Flip-Flop ที่ถูกดัดแปลงมาจาก Clocked SR Flip-Flop ดังรูปที่ 7.3




Figure 7.3 วงจร D Flip-Flop จาก SR Flip-Flop

เหตุผลที่มีการสร้าง D Flip-Flop ขึ้นมาเนื่องจาก ไม่มีความจำเป็นที่จะต้องแยก S และ R Inputs เพราะในกรณีที่ $R=S=0$ หรือ $R=S=1$ นั้นในความเป็นจริงไม่ได้ถูกใช้งาน ในบางครั้งเราจะเรียก D Flip-Flop ว่า D Latch เนื่องจากสามารถใช้ในการเก็บข้อมูล Binary แบบชั่วคราวได้ (Temporary Storage of Binary) โดยให้นักศึกษาทำการทดสอบ และศึกษาถึงความสัมพันธ์ของขา D และขา CLK กับ Output Q เพื่อจะอธิบายถึงการที่ D Flip-Flop สามารถเก็บหรือจำข้อมูล Binary ไว้ได้

- ให้นักศึกษาทำการต่อวงจรตามรูปที่ 7.4 โดยใช้ปุ่ม Switch แทนสัญญาณนาฬิกา (C_p) เหมือนการทดลอง 7.1




Figure 7.4 วงจร D Flip-Flop

- ทำการทดลองโดยการป้อน Input ตามตารางที่ 7.2 แล้วบันทึกผลการทดลองที่ได้ลงในตาราง

Input	Clock	Output	
D	C_p	Q	$\bar{Q}$
0	↑		
1	↑		
d	↓		

Table 7.2

7.3 ทดสอบ D Flip Flop โดยใช้ IC ลำโพงรูป IC 7474

เนื่องจาก D Flip-Flop หรือ D Latch มีการใช้กันอย่างแพร่หลายในวงจร Digital ดังนั้นเพื่อสะดวกความสะดวกในการใช้งานจึงมีการผลิต IC ที่ใช้เป็น D FF ได้ทันที คือ IC 7474 โดย IC ดังกล่าวได้มีการเพิ่มขา Input พิเศษมาอีกสองขาคือ PS (Preset) และ CLR (Clear) ซึ่งมีลักษณะเป็น asynchronous input signal คือการทำงานของมันจะไม่ขึ้นกับสัญญาณนาฬิกา, IC 7474 จะมี Diagram คร่าวๆ ดังรูปที่ 7.5




Figure 7.5 Block Diagram of IC 7474 D Flip-Flop

- ให้นักศึกษาทำการทดลองโดยอาศัยข้อมูลจาก TTL Data Sheets เพื่อออกแบบวงจรที่ใช้ในการทดลอง
- ทำการป้อน Input ตามตารางที่ 7.3 แล้วบันทึกผลที่ได้ลงในตารางดังกล่าว

INPUTS				OUTPUTS	
Asynchronous		Synchronous			
PS	CLR	CLK	D	Q	$\bar{Q}$
0	1	d	D		
1	0	d	D		
*0	*0	d	D	-	-
1	1	↑	1		
1	1	↑	0		
1	1	0	1		
1	1	0	0		

Table 7.3

* หมายถึง: เป็นกรณีห้ามใช้งาน (Invalid)